AD9958是一款高性能、动态特性优异、可双路输出的DDS器件，每路可单独控制频率，相位／幅度。这种灵活性可用于校正信号之间由滤波、放大等模拟处理或PCB布局失配而引起的不平衡问题。由于两个通道共享一个公共系统时钟，因此它们具有固有的同步性，可支持多个设备的同步。AD9958内部集成了10 bit的输出幅度控制，内部工作频率高达500 MHz，使其可产生最高频率为250MHz的双路信号。其内部有许多用于控制输出信号参数的控制寄存器，具有32位频率调整分辨率、14位相位失调分辨率、10位输出幅度可缩放分辨率，有增强数据吞吐率的串行SPI口。可工作于多种模式，支持单频信号模式(single-tone)、调制模式(modulation mode)、线性扫频模式(linearsweep)以及混合信号模式。可以执行高达16阶的频率、相位或幅度调制(FSK、PSK、ASK)。
一、AD9958功能和特点
* 两个500 MSPS同步DDS通道
* 所有通道之间独立的频率／相位／幅度控制
* 频率、相位和幅度变化时的延时匹配
* 卓越的通道间隔离
* 线性频率／相位／幅度扫描功能
* 高达16阶频率／相位／幅度调制(引脚选择)
* 内置两个10 bit数模 转换器 (DAC)
二、AD9958引脚功能
AD9958采用56脚LFCSP封装，其引脚图如图所示，其主要引脚功能如下：
SYNC_IN：同步多片AD9958的输入信号，使用时与主器件AD9958的SYNC_OUT相连；
SYNC_OUT：同步多片AD9958的输出信号，使用时与从器件AD9958的SYNC_IN相连；
MASTER_RESET：复位引脚，高电平有效；
PWR_DWN_CTL：电源掉电控制引脚；
CH0_IOUT、CH1_IOUT：通道0、1输出端，无需上拉电阻，输出范围可达AVDD；
CH0_IOUT、CH1_IOUT：通道0、1互补输出端，无需上拉电阻，输出范围可达AVDD；
DAC_RSET：DAC复位端，为DAC创建参考电流，通过一个1．91 kΩ的电阻接至AGND端；
REF_CLK、REF_CLK：参考时钟或晶振输入端；
CLK_MODE_SEL： 振荡器 模式控制引脚，为1时使能振荡器为REF_CLK源，为0时不使能；
LOOP_FILTER：与锁相环环路滤波器的零点补偿电路连接，此引脚与AVDD间串接一个0 Ω电阻和 680pF 电容。
P0，P1，P2，P3：调制数据引脚；
I／O_UPDATE：I／O口更新寄存器控制端，此引脚上升沿数据从 串口 缓冲器送入寄存器。
：片选端，低电平有效，允许多芯片共用SPI总线；
SCLK：I／O口读写时的串行数据时钟输入端，上升沿写操作，下降沿读操作；
SDIO_0：专用串行I／O口引脚；
SDIO_1，SDIO_2，SDIO_3：用作串行I／O口引脚或初始化DAC输出幅度增减量控制引脚；
SYNC_CLK：同步时钟输出引脚，为系统时钟的4分频。
三、AD9958内部方框图
四、AD9958电气参数
网友评论