概述：μPD16305是NEC公司的μPD16305高压驱动器作为PDP的驱动电路。以μPD16305为核心设计的驱动电路,简单易调、占用体积小、显示效果好。μPD16305在工艺上使用了高压CMOS结构。它由40位的双向移位寄存器、锁存器和高压CMOS驱动块组成。其逻辑块的供电电压为5V(CMOS电平输入),驱动块可实现200V、400mA的高电压、大电流输出。它还具有如下特点:片上集成了40位双向移位寄存器;低功耗(1mW);工作温度范围宽(-40～+85℃)。 

             μPD16305采用了80管脚的标准QFP塑料封装。但对芯片有用的64个管脚分别由芯片的三个方向引出,并且引脚在芯片上呈逆时针排列。其中有40个高压输出管脚、10个电源管脚、1个逻辑输入管脚和1个逻辑输出管脚、6个控制管脚以及6个空管脚。


一、引脚功能

Q1～Q40（管脚1～20，45～64）：高压输出端
VSS1（管脚24、41）：逻辑块地
VDD1（管脚26、39）：逻辑块电源
VSS2（管脚22、23、42、43）：驱动块地
VDD2（管脚21、44）：驱动块电源
A（管脚30）：右移数据输入端/输出端
B（管脚35）：左移数据输入端/输出端
R/L（管脚25）：移位方向控制端，
当R/L=1时，A脚为输入端，B脚为输出端，移位寄存器执行右移功能；
当R/L=0时，B脚为输入端，A脚为输出端，移位；寄存器执行左移功能
PC（管脚27）：极性反转控制端
CLK（管脚31）：时钟输入端
CLR（管脚32）：数据清除端（低有效）
STB（管脚36）：锁存使能控制端，
当STB=1时，执行锁存功能；
当STB=0时，数据通过
BLK（管脚37）：输出置位控制端，
当BLK=1时，输出与PC同相；
当BLK=0时，输出与PC相异或后输出
NC（管脚28、29、33、34、38、40）：空管脚

二、μPD16305内部方框图


三、μPD16305应用电路说明

          μPD16305是一种CMOS结构的高压驱动电路,使用非常灵活.其输入可以是TTL电平,也可以是CMOS电平,高压输出调节范围可从0V~200V.其内部有一内置二极管,此二极管的阳极接在μPD16305的Vss2端,阴极接在μPD16305的VDD2端.由于PDP驱动电极(Y)波形出现有多种电压,所以驱动芯片μPD16305提供稳定、恒定的电源电压是不可能完成该波形的.解决多电源电压的方法是将μPD16305的高压电源和高压地"浮"起来运用,使驱动芯片的电源脚和地脚在不同时刻与同电压相接,从而使芯片输出符合相应的要求。
           在维持期里,所有Y电极的波形完全一致.但在寻址期中扫描寻址时,各行的Y电极有效时间不同,出现有多种电压.所以在维持期和寻址期,可以通过MOS开关管的不同状态,使驱动芯片的电源脚和地脚在不同时刻与不同电压相接,以得到所需要的波形.这种连接方式降低了输出级MOS管上的电压,应用起来有很大余地。
           在驱动PDP时,在维持期和寻址期的初始化阶段,利用的是μPD16305的全高或全低工作状态;而在寻址期的扫描阶段,利用的是μPD16305的移位元工作状态,以实现逐行描.μPD16305作为行驱动器使用时,控制信号与μPD16305的具体连接方式如图所示。

           μPD16305的控制信号中,信号R/L可直接接到低压电源VDD1上.因为在驱动电路中,只在逐行扫描阶段才利用了移位功能,而且移位是在朝一个方向进行的,因此没有必要增加额外的信号产生器,将期接至某一固定电位即可.
          其它的控制信号如A、CLK、STB、CLK等,可根据从PDP屏上测得的资料,用可编程逻辑器件来产生,这里我们采用的是ALTEra公司的FLEX10K10系列的芯片.电源信号和地信号是通过电平转换电路驱动功率MOS开关管提供的,电平转换电路的控制时序由CPLD产生.最终产生的驱动波形如下图。

           在实际应用中,要确保μPD16305所有的UDD1、VDD2、Vss1、Vss2管脚都要被使用,并且Vss1和Vss2必须接到同一电位上;由于μPD16305的管脚33在芯片内部被连接到了封装外壳上,所以必须保证此管脚开路,不能使用;为了防止器件发生闩锁效应,加电源时必须按照先加VDD1、再加逻辑信号、最后加VDD2的顺序进行;关断电源时,按照相反的顺序进行操作.。